CLIPPEDIMAGE= JP406005583A

PAT-NO: JP406005583A

DOCUMENT-IDENTIFIER: JP 06005583 A

TITLE: MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE: January 14, 1994

INVENTOR-INFORMATION:

NAME

FUKADA, TAKESHI YOSHINO, YOSHI

ASSIGNEE-INFORMATION:

NAME

NIPPONDENSO CO LTD

COUNTRY

N/A

APPL-NO: JP04158331

APPL-DATE: June 17, 1992

INT-CL_(IPC): H01L021/306; H01L021/265; H01L021/78

ABSTRACT:

PURPOSE: To provide a manufacturing method of a semiconductor device which is capable of satisfactory electrochemical etching without using a high concentration diffusion layer which serves as an

electrode for special

electrochemical etching.

CONSTITUTION: An n type epitaxial layer 36 is formed on a p type single crystal

silicon wafer 35 and a p<SP>+</SP> diffusion layer 37, which serves as a

piezoresistance layer, is formed in a specified area of the epitaxial layer

inside a chip while a p<SP>+</SP> diffusion layer 38 is formed in a scribing

line on the epitaxial layer 36 as well. With the p<SP>+</SP> diffusion layer

38 as an electrode, a specified area of the single crystal silicon wafer 35 is

removed by electrochemical etching where a specified area of the epitaxial

layer 36 is adapted to remain so that a thin wall section may be formed.

Furthermore, the wafer on the scribing line is cut so as to produce chips.

COPYRIGHT: (C)1994,JPO&Japio

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-5583

(43)公開日 平成6年(1994)1月14日


(51)Int.Cl. ⁵		識別記号		庁内整理番号	FΙ	技術表示簡別			
H01L	21/306	1	L	9278-4M					
		•	C	9278—4M					
	21/265								
	21/78]	L	8617—4M					
				8617—4M		21/ 265		W	
						審査請求	未請求	請求項の数3(全	9 頁)
(21)出願番号		特顯平4-158331		(71)出願人	000004260				
						日本電響	会法教	比	
(22)出願日		平成 4 年(1992) 6 月17日				愛知県メ	谷市昭	和町1丁目1番地	
					(72)発明者	深田 耄	₽		
						爱知県メ	谷市昭	和町1丁目1番地	日本電
						装 株式	C会社内		
					(72)発明者	吉野 女	f		
						愛知県メ	的市昭	和町1丁目1番地	日本電
						装株式	公社内		
					(74)代理人	弁理士	恩田	自宣	

(54) 【発明の名称 】 半導体装置の製造方法

(57)【要約】

【目的】 特別な電気化学エッチング用電極となる高濃 度拡散層を用いることなく良好な電気化学エッチングを 行うことができる半導体装置の製造方法を提供すること にある。

【構成】 p型の単結晶シリコンウェハ35上に、n型のエピタキシャル層36を形成し、チップ内でのエピタキシャル層36の所定領域にピエゾ抵抗層となるp⁺ 拡散層37を形成するとともに、エピタキシャル層36におけるスクライブライン上にp⁺ 拡散層38を形成する。そして、スクライブライン上のp⁺ 拡散層38を電極として、電気化学エッチングにより単結晶シリコンウェハ35の所定領域を除去し、エピタキシャル層36の所定領域を残しセンサの薄肉部を形成する。さらに、スクライブライン上を裁断してチップ化する。



10

30

1

【特許請求の範囲】

【請求項1】 チップ内に第1導電型の高濃度拡散層を 有する半導体装置を製造するための方法であって、

第1導電型の単結晶半導体基板上に、第2導電型のエピ タキシャル層を形成する第1工程と、

チップ内での前記エピタキシャル層の所定領域に前記第 1 導電型の高濃度拡散層を形成するとともに、エピタキ シャル層におけるスクライブライン上に第1導電型の高 濃度拡散層を形成する第2工程と、

前記スクライブライン上の高濃度拡散層を電極として、 電気化学エッチングにより前記単結晶半導体基板の所定 領域を除去し、前記エピタキシャル層の所定領域を残す

スクライブライン上を裁断してチップ化する第4工程と を備えたことを特徴とする半導体装置の製造方法。

【請求項2】 前記第2工程は、エピタキシャル層にお けるチップ形成領域の外周部に、単結晶半導体基板に至 る第1 導電型のリーク防止用高濃度拡散層の形成を含む ものである請求項1に記載の半導体装置の製造方法。

【請求項3】 チップ内に高濃度拡散層を有し、かつ、 同高濃度拡散層に対する配線のための金属配線を有する 半導体装置を製造するための方法であって、

第1導電型の単結晶半導体基板上に、第2導電型のエピ タキシャル層を形成する第1工程と、

チップ内での前記エピタキシャル層の所定領域に前記高 濃度拡散層を形成する第2工程と、

前記チップ内での高濃度拡散層に対する金属配線を配置 するとともに、前記エピタキシャル層におけるスクライ ブライン上にエッチング用金属電極を直接接合してショ ットキー接合とする第3工程と、

前記エッチング用金属電極によるショットキー接合の順 方向電圧を印加しつつ電気化学エッチングにより前記単 結晶半導体基板の所定領域を除去し、前記エピタキシャ ル層の所定領域を残す第4工程と、

スクライブライン上を裁断してチップ化する第5工程と を備えたことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体加速度センサ 等の半導体装置の製造方法に関するものである。

[0002]

【従来の技術】従来、ダイアフラム型の圧力センサや加 速度センサの薄肉部 (ダイアフラム部) を薄くかつ高精 度にエッチング加工することを目的に、電気化学エッチ ングの研究がなされている。その一例として、特開昭6 1-30039号公報が挙げられる。これは、電気化学 エッチング時にウェハ面内に均一な電圧を供給するため に、p型単結晶シリコン基板上に形成したn型エピタキ シャル層に対しn⁺ 型拡散層を形成して電極とし、電気 化学エッチングによりシリコン基板を除去しエピタキシ 50 シャル層の所定領域に第1導電型の高濃度拡散層が形成

ャル層を残してダイアフラムを形成するものである。 [0003]

【発明が解決しようとする課題】ところが、センサ素子 の製造工程において同素子とは無関係な電気化学エッチ ング用電極となる高濃度拡散層を形成する必要があっ た。

【0004】この発明の目的は、特別な電気化学エッチ ング用電極となる高濃度拡散層を用いることなく良好な 電気化学エッチングを行うことができる半導体装置の製 造方法を提供することにある。

[0005]

【課題を解決するための手段】第1の発明は、チップ内 に第1導電型の高濃度拡散層を有する半導体装置を製造 するための方法であって、第1導電型の単結晶半導体基 板上に、第2導電型のエピタキシャル層を形成する第1 工程と、チップ内での前記エピタキシャル層の所定領域 に前記第1導電型の高濃度拡散層を形成するとともに、 エピタキシャル層におけるスクライブライン上に第1導 電型の高濃度拡散層を形成する第2工程と、前記スクラ イブライン上の高濃度拡散層を電極として、電気化学エ ッチングにより前記単結晶半導体基板の所定領域を除去 し、前記エピタキシャル層の所定領域を残す第3工程 と、スクライブライン上を裁断してチップ化する第4工 程とを備えたことを特徴とする半導体装置の製造方法を その要旨とする。

【0006】又、前記第2工程は、エピタキシャル層に おけるチップ形成領域の外周部に、単結晶半導体基板に 至る第1導電型のリーク防止用高濃度拡散層の形成を含 むものとするのが望ましい。

【0007】第2の発明は、チップ内に高濃度拡散層を

有し、かつ、同高濃度拡散層に対する配線のための金属 配線を有する半導体装置を製造するための方法であっ て、第1導電型の単結晶半導体基板上に、第2導電型の エピタキシャル層を形成する第1工程と、チップ内での 前記エピタキシャル層の所定領域に前記高濃度拡散層を 形成する第2工程と、前記チップ内での高濃度拡散層に 対する金属配線を配置するとともに、前記エピタキシャ ル層におけるスクライブライン上にエッチング用金属電 極を直接接合してショットキー接合とする第3工程と、 前記エッチング用金属電極によるショットキー接合の順 方向電圧を印加しつつ電気化学エッチングにより前記単 結晶半導体基板の所定領域を除去し、前記エピタキシャ ル層の所定領域を残す第4工程と、スクライブライン上 を裁断してチップ化する第5工程とを備えた半導体装置 の製造方法をその要旨とする。

[0008]

【作用】第1の発明において、第1工程により第1導電 型の単結晶半導体基板上に、第2導電型のエピタキシャ ル層が形成され、第2工程によりチップ内でのエピタキ

30

されるとともに、エピタキシャル層におけるスクライブライン上に第1導電型の高濃度拡散層が形成される。このとき、チップ内での第1導電型の高濃度拡散層とスクライブライン上の第1導電型の高濃度拡散層とが同時に形成できる。そして、第3工程によりスクライブライン上の高濃度拡散層を電極として、電気化学エッチングにより単結晶半導体基板の所定領域が除去されて、エピタキシャル層の所定領域が残される。さらに、第4工程によりスクライブライン上が裁断されてチップ化される。【0009】又、前記第2工程において、エピタキシャ 10ル層におけるチップ形成領域の外周部に、単結晶半導体基板に至る第1導電型のリーク防止用高濃度拡散層を形成することにより、電気化学エッチング時のリークが防止される。

【0010】第2の発明は、第1工程により第1導電型の単結晶半導体基板上に、第2導電型のエピタキシャル層が形成され、第2工程によりチップ内でのエピタキシャル層の所定領域に高濃度拡散層が形成される。そして、第3工程によりチップ内での高濃度拡散層に対する金属配線が配置されるとともにエピタキシャル層におけるスクライブライン上にエッチング用金属電極が直接接合されてショットキー接合となる。このとき、金属配線の配置とエッチング用金属電極の配置とを同時に行うことができる。さらに、第4工程によりエッチング用金属電極によるショットキー接合の順方向電圧を印加しつつ電気化学エッチングにより単結晶半導体基板の所定領域が除去され、エピタキシャル層の所定領域が残され、第5工程によりスクライブライン上が裁断されてチップ化される。

[0011]

【実施例】(第1実施例)以下、この発明を具体化した 一実施例を図面に従って説明する。

【0012】図1には半導体加速度センサの斜視図を示す。又、図2には半導体加速度センサの平面図を示し、図3には図2のA-A断面を示す。本センサは自動車のABSシステムに用いられるものである。

【0013】図1に示すように、パイレックスガラスよりなる四角板状の台座1の上には四角板状のシリコンチップ2が配置されている。図2に示すように、シリコンチップ2はその裏面が台座1と接合する四角枠状の第1支持部3を有し、同第1支持部3はシリコンチップ2の4辺を用いて形成されている。シリコンチップ2における第1支持部3の内方には上下に貫通する4つの貫通孔4a,4b,4c,4dが形成され、4つの薄肉の可動部5,6,7,8にて厚肉の四角形状の重り部9が連結された構造となっている。さらに、シリコンチップ2の第1支持部3の内方において、上下に貫通する貫通孔10が貫通孔4a,4b,4c,4dを囲むように形成されている。そして、同貫通孔10にて厚肉のコ字状の第2支持部11と厚肉の連結部12とが区画されている。

4

【0014】つまり、台座1と接合する厚肉の第1支持部3に対し第2支持部11が延設され、第2支持部11から薄肉の可動部5~8が延設された構造となっている。又、貫通孔10により第1支持部3と第2支持部11とは連結部12にて連結された構造となっている。さらに、第2支持部11と重り部9とは前述したように可動部5~8にで連結されている。この可動部5~8の厚さは5μm程度となっており、2つずつのピエゾ抵抗層13a,13b,14a,14b,15a,15b,16a,16bが形成されている。又、図3に示すように台座1の上面中央部には凹部17が形成され、加速度が加わり重り部9が変位したときに接触しないようになっている。

【0015】又、図4にはシリコンチップ2の表面での アルミによる配線パターンを示す。本実施例では、アー ス用の配線18と、電源電圧印加用の配線19と、加速 度に応じた電位差を取り出すための出力用の配線20, 21とが形成されている。又、これら配線に対しもう1 組の4つの配線が用意されている。つまり、アース用の 配線22と、電源電圧印加用の配線23と、加速度に応 じた電位差を取り出すための出力用の配線24,25と が形成されている。電源電圧印加用の配線19の途中に はシリコンチップ2の不純物拡散層26が介在され、そ の不純物拡散層26の上をシリコン酸化膜を介してアー ス用の配線18が交差状態で配置されている。同様に、 電源電圧印加用の配線23は不純物拡散層27を介して 電源電圧印加用の配線19と接続され、アース用の配線 22は不純物拡散層28を介してアース用の配線18と 接続され、さらに、出力用の配線24は不純物拡散層2 9を介して出力用の配線20と接続されている。又、出 カ用の配線21と25とは抵抗調整のための不純物拡散 層30を介して接続されている。本実施例では、配線1 8~21を用いた結線がなされる。

【0016】そして、図5に示すように各ピエゾ抵抗層 13a、13b、14a、14b、15a、15b、1 6a、16bにてホイートストーンブリッジ回路が形成 されるように電気接続されている。ここで、端子31は アース用端子であり、端子32は電源電圧印加用端子で あり、端子33及び34は加速度に応じた電位差を取り 出すための出力端子である。

【0017】次に、センサの製造方法を説明する。図6 ~図11にはセンサの製造工程を示す。まず、図6に示すように、p型の単結晶シリコンウェハ35を用意し、図7に示すようにその表面にn型のエピタキシャル層36を形成する。そして、図8に示すように、エピタキシャル層36におけるピエゾ抵抗層形成領域にp*拡散層37を、スクライブライン上にp*拡散層38を、さらに、エピタキシャル層36におけるチップ形成領域の外周部に単結晶シリコン基板35に至るp*拡散層39を50それぞれ同時に酸素雰囲気下での熱処理により形成す

る。

【0018】その後、図9に示すように、p+ 拡散層3 8の上にアルミ40を配置するとともにアルミ40の一 部からパッドを延設する。引き続き、単結晶シリコンウ ェハ35の裏面にプラズマ窒化膜 (P-SiN) 41を 形成するとともにフォトエッチングにより所定のパター ニングを行う。そして、アルミ40のパッドに電流を供 給して p+ 拡散層38を電極として電気化学エッチング を行う。つまり、p+拡散層38に正の電圧を印加する と、p+ 拡散層38とエピタキシャル層36との間に形 10 成されるダイオード構造は順方向となる。このため、p + 拡散層38からエピタキシャル層36に電流が流れ工 ピタキシャル層36に電位が供給できる。

【0019】このとき、チップ形成領域の外周部にp⁺ 拡散層39(図6参照)が形成されているので、ウェハ 外周部に逆バイアスされるPN接合部(図9でBで示 す)、即ち、空気に接触するPN接合部は存在しなくな り、電気化学エッチング時にリークが無くなりウェハ全 面に均一な電圧が供給され、均一な厚さの薄膜部が形成 できる。

【0020】このような電気化学エッチングにより、単 結晶シリコンウェハ35の所定領域が除去されて溝42 が形成されるとともにエピタキシャル層36の所定領域 が残り、薄肉の可動部5,6,7,8(図2参照)が形 成される。

【0021】そして、図10に示すように、エピタキシ ャル層36の所定領域を除去して溝42と連通させる。 その結果、貫通孔4a, 4b, 4c, 4d, 10 (図2 参照)が形成される。その後、パイレックスガラスより なる台座1の上にシリコンウェハ35を陽極接合する。 最後に、図11に示すように、スクライブライン上をダ イシングカットし、シリコンウェハ35及び台座1を図 3に示すような所定の大きさに裁断してチップ化する。 【0022】このように本実施例では、p型の単結晶シ リコンウェハ35 (第1導電型の単結晶半導体基板)上 に、n型のエピタキシャル層36を形成し(第1工 程)、チップ内でのエピタキシャル層36の所定領域に ピエゾ抵抗層となるp+ 拡散層37 (第1導電型の高濃 度拡散層)を形成するとともに、エピタキシャル層36 におけるスクライブライン上にp+ 拡散層38 (第1導 電型の高濃度拡散層)を形成し(第2工程)、スクライ ブライン上のp⁺ 拡散層38を電極として、電気化学エ ッチングにより単結晶シリコンウェハ35の所定領域を 除去し、エピタキシャル層36の所定領域を残し(第3 工程)、スクライブライン上を裁断してチップ化した (第4工程)。

【0023】第2工程において、チップ内でのp⁺ 拡散 層37とスクライブライン上のp+拡散層38とが同時 に形成できる。つまり、電気化学エッチングの際に電極 となる p・ 拡散層 38は、p・ 拡散層 37と同時に形成 50 49を形成するとともにフォトエッチングにより所定の

されているので、拡散回数が増加することなく電気化学 エッチングの電極を形成することができる。又、p⁺拡

散層38がスクライブ切断部となる領域に配置されてい るので、p+ 拡散層38の配置のためにチップ内面積が

6

大型化することがない。

【0024】又、前記第2工程において、エピタキシャ ル層36におけるチップ形成領域の外周部に単結晶シリ コンウェハ35に至るp+ 拡散層39を形成することに より、電気化学エッチング時のリークが防止される。つ まり、チップ形成領域の外周部にp+ 拡散層39が形成 されているので、ウェハ外周部に逆バイアスされるPN 接合部 (図9でBで示す)、即ち、空気に接触するPN 接合部は存在しなくなり、電気化学エッチング時にリー クが無くなりウェハ全面に均一な電圧が供給され、均一 な厚さの薄膜部が形成できる。尚、p+ 拡散層39の形 成によるPN接合部はエピタキシャル層36の表面に露 出しているが、p+ 拡散層39の拡散処理(酸素雰囲気 下での熱処理)によりエピタキシャル層36の表面には シリコン酸化膜が形成され空気に接触するPN接合部は 20 存在しないこととなる。

【0025】このようにして、電気化学エッチング時の PN接合部でのリークに起因する厚さバラツキをより少 ない工程数で抑制できる。尚、リーク防止用のp⁺ 拡散 層39は次のように形成してもよい。まず、図12に示 すように、予め単結晶シリコンウェハ35の表面部に**p** + 拡散領域43を形成しておき、その後にエピタキシャ ル成長させ、図13に示すように、エピタキシャル層3 6にp+ 拡散層44を酸素雰囲気下での熱処理により形 成する。この熱処理にて、単結晶シリコンウェハ35の 30 p+ 拡散領域43がエピタキシャル層36中に延びp+ 拡散層44と重なり合う。

(第2実施例) 次に、第2実施例を第1実施例との相違 点を中心に説明する。

【0026】図14~図18にはセンサの製造工程を示 す。まず、図14に示すように、p型の単結晶シリコン ウェハ45上に、n型のエピタキシャル層46を形成す

【0027】そして、図15に示すように、エピタキシ ャル層46におけるピエゾ抵抗層形成領域にp⁺ 拡散層 47を形成する。その後、図4に示すp+ 拡散層47へ の配線用アルミを形成するとともに、スクライブライン 上にアルミ電極48を形成する。つまり、エピタキシャ ル層46上にアルミ電極48を直接接合してショットキ 一接合とする。このとき、エピタキシャル層46のキャ リア濃度が低いためにオーミック接合とはならずにショ ットキー接合となり、ショットキーダイオードの順方向 電流を流すことが可能となる。

【0028】さらに、図16に示すように、単結晶シリ コンウェハ45の裏面にプラズマ窒化膜(P-SiN)

7

パターニングを行う。そして、スクライブライン上のアルミ電極48を電極として、電気化学エッチングを行う。つまり、アルミ電極48に正の電圧を印加して同アルミ電極48によるショットキー接合の順方向電圧を印加しつつ電気化学エッチングを行い単結晶シリコンウェハ45の所定領域を除去して溝50を形成するとともに、エピタキシャル層46の所定領域を残す。

【0029】その後、図17に示すように、エピタキシャル層46の所定領域を除去して溝50に連通させる。 そして、パイレックスガラスよりなる台座1の上にシリ 10 コンウェハ45を陽極接合する。最後に、図18に示すように、スクライブライン上を裁断してシリコンウェハ45及び台座1をチップ化する。

【0030】このように本実施例では、p型の単結晶シリコンウェハ45(第1導電型の単結晶半導体基板)上にn型のエピタキシャル層46を形成し(第1工程)、チップ内でのエピタキシャル層46の所定領域にピエゾ抵抗層となるp・拡散層47(高濃度拡散層)を形成し(第2工程)、チップ内でのp・拡散層47に対するアルミ配線を配置するとともに、エピタキシャル層46に20おけるスクライブライン上にアルミ電極48(エッチング用金属電極)を直接接合してショットキー接合とし(第3工程)、アルミ電極48によるショットキー接合の順方向電圧を印加しつつ電気化学エッチングにより単結晶シリコンウェハ45の所定領域を除去し、エピタキシャル層46の所定領域を残し(第4工程)、スクライブライン上を裁断してチップ化した(第5工程)。

【0031】この第3工程において、アルミ配線の配置とアルミ電極48の配置とを同時に行うことができる。その結果、電極形成のための拡散を行うことなく歪みゲ 30 ージの形成のためのp* 拡散層47への配線用アルミ形成時に直接アルミ電極48を形成できる。

【0032】尚、この発明は上記各実施例に限定される ものではなく、例えば、上記各実施例に対し、導電型を 逆にしてもよい。

[0033]

【発明の効果】以上詳述したようにこの発明によれば、

特別な電気化学エッチング用電極となる高濃度拡散層を 用いることなく良好な電気化学エッチングを行うことが できる優れた効果を発揮する。

8

【図面の簡単な説明】

【図1】実施例の半導体加速度センサの斜視図である。

【図2】半導体加速度センサの平面面である。

【図3】図2のA-A断面図である。

【図4】配線パターンを示すシリコンチップの平面図である。

0 【図5】抵抗層の接続を示す図である。

【図6】シリコンウェハの平面図である。

【図7】第1実施例のセンサの製造工程を示す図である

【図8】センサの製造工程を示す図である。

【図9】センサの製造工程を示す図である。

【図10】センサの製造工程を示す図である。

【図11】センサの製造工程を示す図である。

【図12】第1実施例の応用例を示す断面図である。

【図13】第1実施例の応用例を示す断面図である。

20 【図14】第2実施例のセンサの製造工程を示す図である。

【図15】センサの製造工程を示す図である。

【図16】センサの製造工程を示す図である。

【図17】センサの製造工程を示す図である。

【図18】センサの製造工程を示す図である。

【符号の説明】

35 第1 導電型の単結晶半導体基板としてのp型の単結晶シリコンウェハ

36 エピタキシャル層

37 第1 導電型の高濃度拡散層としてのp+ 拡散層

38 第1 導電型の高濃度拡散層としてのp+ 拡散層

39 p+ 拡散層


45 第1 導電型の単結晶半導体基板としてのp型の単結晶シリコンウェハ

46 エピタキシャル層

47 高濃度拡散層してのp+ 拡散層

48 エッチング用金属電極としてのアルミ電極

【図8】



[図1]

[図5]

(図5)

(図5)

(図5)

(図5)

(図5)

(図7)


(図5)


(図7)

(図5)


(図7)

(ロイン





【図3】



(図10)


39 40 37 37 37 40 39

(図 10)


(図 10)

(図 10)


【図7】




【図12】




【図13】



【図16】



【図17】



【図18】

